DKE Deutsche Kommission Elektrotechnik Elektronik Informationstechnik in DIN und VDE
DIN EN IEC 62433-6
; VDE 0847-33-6:2024-12
EMV-IC-Modellierung - Teil 6: Modelle integrierter Schaltungen für die Simulation des Verhaltens bei Störfestigkeit gegen Impulse - Modellierung der Störfestigkeit gegen leitungsgeführte Impulse (ICIM-CPI) (IEC 62433-6:2020); Deutsche Fassung EN IEC 62433-6:2020
EMC IC modelling - Part 6: Models of integrated circuits for pulse immunity behavioural simulation - Conducted pulse immunity modelling (ICIM-CPI) (IEC 62433-6:2020); German version EN IEC 62433-6:2020
Einführungsbeitrag
Dieser Teil der Normenreihe DIN EN 62433 (VDE 0847-33) legt einen Ablauf für die Ableitung eines Makromodells fest, mit dem die Simulation der Störfestigkeit gegen vorübergehende leitungsgeführte Störungen einer integrierten Schaltung (IC) gegenüber Impulsen, wie etwa die Entladung statischer Elektrizität (ESD) und die schnelle transiente elektrische Störgröße (EFT), möglich ist. Dieses Modell wird allgemein als Modell der Störfestigkeit integrierter Schaltungen gegen leitungsgeführte Impulse (ICIM-CPI) bezeichnet und dient der Vorhersage der Störfestigkeitspegel gegen leitungsgeführte Impulsstörungen an IC-Anschlusspins. Der beschriebene Ansatz kann für die Modellierung analoger, digitaler und Mixed-signal-Schaltkreise integrierter Schaltungen verwendet werden. Verschiedene Anschlüsse einer integrierten Schaltung können Teil eines einzelnen Modells sein (zum Beispiel Eingang, Ausgang und Versorgungsanschlüsse). Das vorliegende Dokument besteht aus zwei Hauptteilen: der erste Teil ist die elektrische Beschreibung der Elemente des ICIM-CPI-Makromodells; im zweiten Teil wird ein universelles Datenaustauschformat vorgeschlagen, welches als PIML bezeichnet wird und auf XML basiert. Mit diesem Format ist eine gebrauchsfähige und allgemeine Form der Codierung des ICIM-CPI für die Simulation der Störfestigkeit möglich. In Steuerungen großer und komplexer Anlagen eingesetzte integrierten Schaltungen (IC) unterliegen vermehrt elektronischen Störungen von Impulsen, die über die IC-Anschlusspins in die integrierte Schaltung gelangen. Beschädigungen oder sogar Funktionsausfälle können vermieden werden, wenn der Störfestigkeitspegel gegen leitungsgeführte Impulsstörungen gut vorhergesagt werden kann. Dieses Dokument legt einen Ablauf für die Ableitung eines Makromodells fest, mit dem die Simulation der Störfestigkeit gegen vorübergehende leitungsgeführte Störungen einer integrierten Schaltung möglich ist.
