DKE Deutsche Kommission Elektrotechnik Elektronik Informationstechnik in DIN und VDE
DIN EN 62433-4
; VDE 0847-33-4:2017-05
EMV-IC-Modellierung - Teil 4: Modelle integrierter Schaltungen für die Simulation des Verhaltens der HF-Störfestigkeit - Modellierung der Störfestigkeit gegen leitungsgeführte Störungen (ICIM-CI) (IEC 62433-4:2016); Deutsche Fassung EN 62433-4:2016
EMC IC modelling - Part 4: Models of integrated circuits for RF immunity behavioural simulation - Conducted immunity modelling (ICIM-CI) (IEC 62433-4:2016); German version EN 62433-4:2016
Einführungsbeitrag
Integrierte Schaltungen (integrated circuit, IC) besitzen immer mehr Gates, die technische Integrationsdichte nimmt zu und die Versorgungsspannungen werden kleiner. Der Verringerung des Abstands zwischen Signalen auf dem Chip, die verkleinerte Chipgeometrie und die Zunahme unerwünschter Ströme in parasitären Strukturen wie Trennkapazitäten führen zu einem verstärkten internen Nebensprechen. Somit gewinnt die Störfestigkeit integrierter Schaltungen immer mehr an Bedeutung. Infolge dieses erhöhten Risikos einer sinkenden IC-Störfestigkeit sind zur Optimierung des Störfestigkeitsverhaltens sowohl des IC als auch der Anwendung Modelle und Simulationswerkzeuge erforderlich. Das vorliegende Dokument beschreibt derartige Modelle für die Simulation des Störfestigkeitsverhaltens auf der IC-Ebene. Mit diesen Modellen lässt sich die elektromagnetische Störfestigkeit auf der Anwendungsebene vorhersagen. Sie beruhen auf Dateien, die das PDN und das IB beschreiben und Daten über elektromagnetische Störungen enthalten, die zu einer Veränderung von einem oder mehreren zu untersuchenden Signalen führen. Anwender des Modells sollten auf das zu untersuchende Signal ein Fehlerkriterium in Abhängigkeit von ihren Anforderungen anwenden. In diesem Dokument wird der Ablauf für die Ableitung eines Makromodells beschrieben, mit dem die Simulation der Störfestigkeit gegen leitungsgeführte Störungen einer integrierten Schaltung möglich ist. Dieses Modell wird allgemein als Modell der Störfestigkeit integrierter Schaltungen gegen leitungsgeführte Störungen (Integrated Circuit Immunity Model - Conducted Immunity, ICIM-CI) bezeichnet. Es dient der Vorhersage der Störfestigkeitspegel gegen leitungsgeführte HF-Störungen an Anschlussstiften integrierter Schaltungen. Zur Bewertung der Störfestigkeitsschwelle eines elektronischen Bauelements wird dieses Makromodell in ein Simulationswerkzeug für elektrische Schaltungen eingegeben. Es können mit diesem Makromodell sowohl analoge als auch digitale ICs (Eingang/Ausgang, digitaler Kern und Versorgung) modelliert werden. Die Nichtlinearitätseffekte der integrierten Schaltung werden von diesem Makromodell nicht berücksichtigt. Der zusätzliche Nutzen des ICIM-CI ist die Fokussierung auf die Beschreibung des Verhaltens der internen analogen und digitalen Funktionen, wenn leitungsgeführte Störungen vorliegen. Mit dem Modell kann anhand von Simulationen auch die Störfestigkeit auf Leiterplatten- und Systemebene vorhergesagt werden. Somit lassen sich bei dem Design integrierter Schaltungen bereits Vorhersagen für die Störfestigkeit des IC-Bauelements erstellen. Die Daten des ICIM-CI werden mit dem XML-Format decodierbar und hierarchisch angeordnet. Der Zweck dieses Austauschformats, welches als Auszeichnungssprache zur Beschreibung leitungsgeführter Störungen (CIML) bezeichnet wird, ist die Schaffung eines einfachen und praktisch universellen Zugriffs auf das ICIM-CI. Anhang A enthält vorläufige Festlegungen für die XML-Darstellung. Das vorliegende Dokument besteht aus zwei Hauptteilen: - der erste Teil enthält die elektrische Beschreibung der Elemente des ICIM-CI; - der zweite Teil beschreibt ein universelles Datenaustauschformat, welches als CIML bezeichnet wird und auf XML basiert. Mit diesem Format ist eine gebrauchsfähige und allgemeine Form der Codierung des ICIM-CI gegeben. Zuständig ist das DKE/K 631 "Halbleiterbauelemente" der DKE Deutsche Kommission Elektrotechnik Elektronik Informationstechnik in DIN und VDE.
